Konvergenz der Handhelds

Je aufwändiger und “hübscher” die Unterhaltungsangebote auf dem Handy, desto höher die Anforderungen an die interne Datentransferleistung. I.d.R. wird eine Steigerung der Performance bestehender Komponenten z.B. durch Anhebung der Taktfrequenz auch den Stromverbrauch erhöhen, was sich wegen reduzierter Betriebsdauer als ungeeigneter Ansatz erweist. Es müssen also neue Konzepte her, um den Anforderungen gerecht zu werden. Hochwertige Handsets verfügen heute neben den notwendigen Baseband-Prozessor zusätzlich über einen Anwendungsprozessor, der die multimedialen Applikationen abwickelt. Daten müssen also zwischen den beiden Prozessoren ausgetauscht werden und dieser Link bestimmt ganz entscheidend die Leistungsfähigkeit und den Stromverbrauch des Gerätes.

Keine der heute üblichen Interconnect- Stadards kann die notwendige Performance bei geringem Stromverbrauch liefern, daher sind die Entwickler von Handhelds auf eigene Lösungen angewiesen. Eine Möglichkeit besteht darin, asynchrone Dual-Port-Speicher (DPRAMs) zu verwenden, um Daten des Baseband-Prozessors zwischenzuspeichern und an den Anwendungsprozessor zu liefern. Leider gibt es bei diesem Ansatz einige Nachteile:

• Keine ausreichende Systemperformance
• Zu hoher Stromverbrauch
• Beschränkt Möglichkeiten zur Differenzierung der Endgeräte

Die Systemperformance leidet vor allem unter der Notwendigkeit, einzelne Datenwörter auf beiden Seiten adressieren zu müssen, was in einer Sequenz aus „Adresse – Daten – Adresse – Daten - …“ resultiert. Dieses Schema drückt den Datendurchsatz bereits auf 50% des möglichen Wertes, da die Erzeugung der Adresse genau wie das Anlegen des Datenwertes jeweils einen Taktzyklus benötigen. Zudem werden für ein DPRAM Interface GPI/Os „verbraten“, die von den Handydesignern dringend für differenzierende Funktionen gebraucht werden. All das ergibt ein Bild vom notwendigen Interconnect eines Handheld Devices – gesucht wird ein zweiportiger, schneller Zwischenspeicher mit Autoadressierung, niedrigem Stromverbrauch und zusätzlichen I/O-Steuerpins.

IDTs Mobile Multimedia Interconnect ™

Unser Hersteller IDT mit seiner jahrzehntelangen Erfahrung im Design von Multi- Port-Speichern hat inzwischen eine probate Lösung für dieses Problem entwickelt. Die neue Produktreihe namens Mobile Multimedia Interconnect (M2I) wurde in enger Zusammenarbeit mit Herstellern von Handsetprozessoren geschaffen.

M2I basiert auf einer synchronen Speicherarchitektur, die etwa 3-fach schnellere Zykluszeiten ermöglicht als vergleichbare asynchrone Dual-Port- Lösungen und zudem mit Hilfe eines integrierten Zählers das Bursten von Datensequenzen an sog. ADM (Adress- Data-Multiplex) Interconnects unterstützt. Zudem wurden die neuen Bausteine auf niedrigsten Stromverbrauch getrimmt und zusammen mit der verringerten Zahl von Taktzyklen je Datenwort eine Reduktion der Stromaufnahme von 90% erzielt. Ein recht angenehmer Nebeneffekt der ADM-Schnittstelle ist auch die geringe Anzahl notwendiger Pins, etwa 50% nur sind es im Vergleich zu nicht gemultiplexten Lösungen. Das bot bei der Entwicklung der M2Is die Möglichkeit, zusätzlich 8 dynamisch programmierbare GPI/Os zu implementieren und damit die Prozessoren in den mobilen Geräten weiter zu entlasten.

Doch auch heterogene Architekturen mit gemultiplexten und nicht gemultiplexten Schnittstellen lassen sich mit den neuen Bausteinen verbinden, denn einer der beiden Ports verfügt über einen zusätzlichen 16-bit Adressbus und kann zwischen Multiplexed- und Non-Multiplexed-Mode umgeschaltet werden. Das gibt den Entwicklern die Flexibilität, unterschiedliche Prozessortypen in ein gemeinsames System einzubinden.

Für höchste Performance aber wird man auf das ADM-Schema setzen und den internen Adresszähler verwenden. Dabei muss nur einmal, am Anfang einer Sequenz, eine Startadresse angelegt werden und der Zähler schaltet mit jedem Datenwort um eine Adresse weiter nach dem Schema „Adresse – Daten – Daten …“. Damit lassen sich beispielsweise 64 kbit mit 4001 Taktzyklen übertragen. Im Vergleich dazu sind 8000 Zyklen bei klassischer Adressierung notwendig.

Da der M2I eine 3-fach höhere Systemgeschwindigkeit im Vergleich zur vorhergehenden Generation aufweist, ergibt sich daraus rechnerisch eine Erhöhung der Performance um Faktor 6.

Die Kombination aus verringerter Taktzahl bei Beschleunigung der Taktgeschwindigkeit zeigt sich auch in einer erheblichen Reduktion des Stromverbrauchs bei gegebenem Datentransfervolumen. Der M2I überträgt beispielsweise 64 kBit mit einem Energieverbrauch von 0.6 x 10-6 Milli wattStunden gegenüber 6.5 x 10-6 mWh bei der vorhergehenden Bausteingeneration, entsprechend einer Reduktion um 90%.

Der M2I reduziert durch die Verwendung des Multiplex-Busses die Anzahl notwendiger Pins um 50% und lässt damit mehr GPI/Os an den Prozessoren für „value- added“ Funktionen. Zudem verfügt er ja auch über zusätzliche 8 „special function“ Pins, die sich entweder als Eingänge (Input Read Register) oder als Ausgänge (Output Drive Register) programmieren lassen und über beide Ports zugänglich sind. Solche special function Pins sind oft recht willkommen, um beispielsweise den Status weiterer Bausteine abzufragen oder einfache Prozesse zu steuern.

Die Entwicklung der M2I-Bausteine mit dem IDT70P9268L als ersten Vertreter wurde mit führenden Herstellern von hochwertigen Handhelds und einschlägigen Prozessoren abgestimmt. So kann der M2I zusammen mit der OMAP-Prozessorfamilie von Texas Instruments eingesetzt werden oder mit anderen Prozessoren, die das ADM-Interface verwenden.