• Home
  • Products
    • Matrix
    • Line Card
      • Akros
      • Ambarella
      • AudioCodes
      • Cavium
      • Gainspan
      • GEO Semi
      • GSI
      • IDT
      • Invensense
      • LSI/CSI
      • NXP (Jennic)
      • Pixim
      • Ricoh
      • SmartModular
      • Summit
      • XMOS
    • Sample Ordering
    • Produkt News
  • Support
    • Technical Live Chat
    • eTech-Support
    • Kontakt
  • About Scantec
    • Wir über uns
    • Service
    • Standorte
    • Firmengruppe
    • Messen
  • Knowledge Base
    • Technology Transfer
      • 2011-1
      • 2010-2
      • 2010-1
      • 2009-1
      • 2008-3
      • 2008-2
      • 2008-1
      • 2007-2
      • 2007-1
    • Hi-Q News
      • 2012
      • 2011
      • 2010
      • 2009
      • 2008
      • 2007
      • 2006
    • Tip of the Day
  • Store

Ethernet AV-Bridging

trotz permanenter Erhöhung der Bandbreite und Erweiterung des Standards um Quality-of-Service hat Ethernet heute noch immer mit der Problematik fehlender Echtzeitfähigkeit zu kämpfen. Vor allem zur Übertragung multimedialer Inhalte mit der Notwendigkeit möglichst synchroner Paketzustellung macht sich dieser Mangel unangenehm bemerkbar. Dies könnte sich nun ändern, denn mit der Standard-Erweiterung „AVB“ (802.1BA) entsteht eine Möglichkeit zur deterministischen Zustellung von Paketen in einem lokalen Netzwerk. XMOS bietet dafür mit seinen Event-Driven Prozessoren eine moderne Implementierung. 

Event-Driven Prozessor

Ethernet AVB mit seinen Substandards "Precision Time Protocol" (802.1AS), "Queuing & Forwarding" (802.1Qav) und "Reservation & Allocation" (802.1Qat) verlangt spezifische Erweiterungen der Media-Access-Controller, dazu die Unterstützung digitaler Medienauf-zeichnung- und Wiedergabe. Zur Implemen-tierung eignen sich ganz generell Prozessoren aus dem Embedded-Bereich, doch müssen sie in hohem Maße determinierbar, also echtzeitfähig sein, um den Anforderungen des synchronen Ethernets gerecht zu werden. Architekturen auf Basis von State-Machines auf der anderen Seite, implementierbar beispielsweise in FPGAs und CPLDs, erfüllen diese Forderung natürlich in idealer Weise, sind aber recht sperrig in der Formulierung der benötigten Funktionsblöcke als HDL-Code. Ideal also ist ein hoch deter-ministischer Prozessor mit der Möglichkeit zur Programmierung in gewohnter Hochsprache, wie er seit einiger Zeit von der Firma XMOS als „Event Driven Processor“ (EDP) mit der sog. XCore-Achitektur angeboten wird.

XS-G4 Blockdiagramm
XS-G4 Blockdiagramm

Die Idee dahinter ist im Grunde recht einfach: Definiere so viele Funktionen wie möglich in Software, auch solche, die klassischerweise in Hardware realisiert sind und lasse dies auf einer Anordnung von Prozessorkernen ablaufen. Jeder Task belegt einen Thread und 8 davon laufen in exaktem Zyklus auf einem Core. Eine gegenseitige Beeinflussung ist ausgeschlossen und so lässt sich bei der Entwicklung exakt vorhersagen, wie lange eine bestimmte Aktion dauern wird. Dieses hohe Maß an Determinismus ist die zentrale Schlüssel-eigenschaft der Chips und versetzt Entwickler in die Lage, nicht nur Systemprozesse wie Protokollstacks, sondern auch Hardwareschnittstellen in einer gemeinsamen Umgebung zu definieren. Dieser integrierte Hardware/Software Development-Flow basiert auf einem modifizierten C-Compiler namens XMOS-C (XC), letztlich eine C-Erweiterung, die den Zugriff und die Steuerung des Multi-Threadings und der I/O-Ressourcen ermöglicht.

XS1-G Development System
XS1-G Development System

Entwicklungsplattformen

Die SW-Entwicklungsumgebung gegen Registrierung ist kostenlos von der XMOS-Webseite zu beziehen und zwar für den Einsatz in Windows-Umgebung ebenso wie für MAC- oder Linux-Betriebssysteme.  Einmal registriert, erhält man Zugang zu den Tools und Beispielprogrammen sowie zur Seite Xlinkers, der offiziellen XMOS Web-Community. Darin eine große Zahl an Projekten, Programmen sowie Code-Snippets aber auch Blogs mit Besprechung von Pro-blemen und Lösungen, die einem das Leben als Entwickler leichter machen.

Hardwareseitig bietet XMOS mehrere Evalu­ierungs-Boards auf Basis des XS1-G4 und dem neuen Single-Core-Device XS1-L1. Für die AVB-Implementierung nutzt XMOS das XS1-G, eine Break-Out-Box mit QVGA-LCD im schwarz glänzenden Gehäuse und Anmutung eines Modder-PCs, umfangreich ausgestattet mit LVDS-Schnittstellen, Audio-I/O und Ethernet, einen Slot für SD-Cards und die auf Pfosten-leisten herausgeführten XIO-Ports.

Im Auslieferungszustand sind bereits einige Bei­spielprogramme installiert, die Über ein On-Screen-Menü und der Tastatur gestartet werden können. Neben „Pong“ und „Mandelbrot“ gibt es auch einen Audio Frequenzanalyzer, der den Audio-Eingang des Evalsystems in Echtzeit analysiert und als Frequenzdarstellung auf den Bildschirm bringt.

Systemdesign

Blockdiagramm AVB Implementierung
Blockdiagramm AVB Implementierung

Die Komponenten MAC, PTP und Audio-Interface benötigen in Summe 13 Threads und knapp 80 kByte Speicher. Mit einem Vorrat von 32 Threads und 256 kByte Speicher des XS1-G4-Prozessors bleiben also für Anwendungen mehr als 60% der Chip-Ressourcen, z.B. für Protokoll-implementierungen, zur Netzwerkkonfiguration, Anwenderschnittstellen, für Audio-Verarbei-tungsroutinen oder einfach für zusätzliche Audio-Streams. Die Aufteilung der Komponenten auf die 4 Kerne des Prozessors ist in der Abbildung rechts zu sehen. Einige zeitkritische Threads müssen auf einem gemeinsamen Core laufen, da die hier die kürzesten Link-Verzögerungen existieren.

Demosystem

Topographie des XMOS Ethernet AVB Demosystems
Topographie des XMOS Ethernet AVB Demosystems

Mit der Ausstattung des AVB-Referenzsystems von XMOS lässt ich eine AVB-Wolke mit 4 Teil­nehmern aufbauen, wobei jede der Boxen als Talker oder Listener fungieren kann. Die notwendige Software ist auf einer SD-Karte in jeder Box enthalten und lässt sich über ein Menü auswählen, zur Auswahl stehen die Programme „AVB_T.XB“ für den Einsatz als Talker und „AVB_L.XB“ für den Listener. Audiosignale werden über die Line-In Klinkenbuchsen in die Boxen eingespeist bzw. können über Line-Out an aktive Boxen ausge­geben werden. Am zentralen Ethernet Switch lässt sich über einen Repeating-Port der Daten-verkehr auf der Ethernet-Ebene verfolgen, z.B. mit einem Packet-Sniffer wie dem bekannten Wireshark. Die Boxen zeigen im Betrieb eine Frequenzdarstellung des eingespeisten bzw. übertragenen Audiosignals, im Thread-Diagramm als FFT & Buffer Komponente zu finden. Auch damit lässt sich sehr eindrucksvoll zeigen, dass sich Threads auf diesem Prozessor nicht gegenseitig beeinflussen und ihre Echtzeitfähigkeit auch unter Last beibehalten.

Hi-Q News

Wireless Sensor Networks für die Logistik
Jennic´s Referenzdesign auf Basis seines Wireless Microcontrollers JN5148
SSL-Beschleuniger
"Nitrox" SSL-Beschleungerboards von Cavium
Ethernet AV-Bridging
Event-Driven Prozessoren von XMOS
High-Definition VoIP
AudioCodes präsentiert HD IP-Phones der 300'er Serie

Dateien zur Hi-Q News

XS1-Family-Product-Brief.pdf

XS1-G-Development-Kit.pdf

Quick-Start-Guide.pdf

Design-Guide.pdf

Links zur Hi-Q News

XMOS Website

Verwandte Themen:

  • IDT
  • Drahtloses Internet der Dinge - GS1011 Wifi SoCs
  • Signal-Integrity Repeater und Retimer
  • JN5139 ZigBee Low-Cost Modul von Jennic
  • Power Over Ethernet von Akros Silikon
  • Mit 15mA auf Sendung
  • Audio Video Bridging (AVB) Ethernet Implementierung mit XMOS
  • BLDC Motor Steuerung von XMOS
  • XMOS USB Audio Class 2.0 Referenzdesign
  • Drahtlose Logistik mit Sleeping Beacon-Technologie von Jennic (NXP)
  • Serielle Prozesse - Parallele Performance
  • EMV-Ausputzer
  • 6LoWPAN
  • Super-Plus
  • Motoren effizient steuern
  • Wireless Sensor Networks für die Logistik
  • XMOS
  • GSI
  • NXP (Jennic)
  • Akros

AGBs | Impressum | Disclaimer | Hot News | RSS-Feeds | Qualität | Sitemap | Stellenangebot | Kontakt | LineCard Download |    | Seite Drucken