Clock am Stick
Neues USB Evalsystem beschleunigt IDT5V9885-Programmierung
Ähnlich wie bei Standard-Logik- Bausteinen die explodierende Vielfalt nur durch programmierbare Plattformen zu bewältigen war, sind auch Taktgeneratoren zunehmend generischer Natur und vom Anwender auf die jeweilige Zielapplikation hin anzupassen. IDT hat schon sehr früh ein entsprechendes Portfolio entwickelt und dürfte heute der Anbieter mit dem breitesten Angebot sein. Für seinen EEPROMbasierenden 3-PLL Generator 5V9885 hat IDT nun ein kleines USB-Evaluationboard geschaffen, mit dem sich die Programmierung schnell erledigen lässt. Es wird wie ein Speicherstick am USB-Port eingesteckt und kommt damit den heutigen Erwartungen in Sachen Plug’n Play Ergonomie sehr entgegen.
- 5V9885 EVB2 von IDT - eine USB-2-Serial Umsetzung mit einem FTDI-Chip auf der Rückseite ermöglicht das Handling des EVBS ähnlich einem Speicherstick.
- Blockdiagramm des 5V9885
Reprogrammierbarer Taktgenerator
Der IDT5V9885 ist ein re-programmierbarer Taktgenerator, der speziell für anspruchsvolle Systeme im Bereich Daten- / Telekom munikation und Netzwerkanwendungen entwickelt wurde. Er beinhaltet 3 unabhängig programmierbare „Phase-Locked-Loops“ (PLLs), d.h. es können drei unterschiedliche Ausgangsfrequenzen generiert werden, die in keinem ganzzahligen Verhältnis zur Eingangsfrequenz stehen. Für die Einspeisung des Referenztaktes stehen 2 Eingänge zur Verfügung, an einem der Takteingänge kann alternativ ein Quarz im Bereich 8 … 50 MHz angeschlossen werden, ansonsten gilt für den Eingangstakt ein Bereich von 1 MHz bis 400 MHz. Eine Umschaltung zwischen den beiden Eingangstaktsignalen erfolgt ohne das Auftreten von Umschalt- Glitches.
Jede der 3 PLLs verfügt über einen 8- bit Prescaler (Vorteiler) und einen 12-bit Feed back-Teiler. Damit hat der Anwender die Möglichkeit, drei verschiedene Aus gangsfrequenzen zu erzeugen, die nicht in einem ganzzahligen Verhältnis zur Eingangsfrequenz stehen. Die Filterbandbreite der PLL-Filter ist ebenfalls programmierbar, wodurch das Verhalten der einzelnen PLLs an die Anwendung angepasst werden kann. Das Filter kann zum Beispiel so eingestellt werden, dass es die Jitter-Erzeugung minimiert oder dass die Jitter-Unterdrückung maximiert wird. Die Erzeugung von Spread-Spectrum- Frequenzen sowie die Einstellung nicht ganzzahliger Teilerverhältnisse sind bei zwei der PLLs möglich. An fünf der sechs Ausgänge befi nden sich 10-Bit-Ausgangsteiler. Die komplementären Ausgänge OUT4 und OUT5 sind program mierbar auf die Pegel LVDS, LVPECL oder als un symmetrische LVTTL-Ausgänge verwend bar. Zusätzlich kann die Ausgangsspan nungs-Anstiegsrate (Slew-Rate) der LVTTL-Ausgänge auf Werte von 0,7V/ns, 1,25V/ns, 2V/ns oder 2,75V/ns sowie die Aktivierungs-/ Deaktivierungs funktion der Ausgänge programmiert werden.
Fraktionaler Teiler
Der Baustein bietet aber – zumindest auf PLL0 und PLL1 – noch einen besonderen Leckerbissen. Verzichtet man auf Spread Spectrum Modulation, so können 6 Registerbits (SS_OFFSET[5:0]) als fraktionaler Teiler verwendet werden. Die gesamte Gleichung für den Feedback Divider „M“ sieht dann so aus: M = 2 * N[11:0] + A[3:0] + 1 + SS_OFFSET[ 5:0] * 1/64 Der Teiler ist also keine Ganzzahl, sondern eine rationale Zahl mit 6 Stellen hinter dem Komma (im binären Zahlensystem). Damit lassen sich Zielfrequenzen noch genauer „treffen“, so z.B. ein Wert von 168.75 MHz aus 20 MHz Eingangsfrequenz. Zur Erzielung einer möglichst hohen VCO-Frequenz wird die PLL auf einen Multiplikator von 16.875 eingestellt, macht 337.5 MHz VCO-Frequenz und nach Halbierung 168.75 MHz Ausgangsfrequenz. Der Feedback-Teiler muss dazu auf 33.75 eingestellt werden, was eine fraktionale Teilung zwingend erforderlich macht.
- Blockdiagramm einer der 3 PLLS
Programmierung
Der Baustein kann über eine I2C- oder über die JTAG-Schnittstelle programmiert werden. Damit ist eine Programmierung auch im System ohne Probleme möglich. Ein internes EEPROM erlaubt dem Anwender, die programmierte Konfi guration zu speichern und bei Einschalten der Versorgungs spannung erneut zu aktivieren. Damit entfällt die Initialisierung bei Einschalten der Versorgungsspannung. Darüber hinaus ist ein JTAG-Boundary- Scan implementiert.
USB Evalboard
IDT hat nun sein Angebot an Entwicklungswerkzeugen erweitert und dem Standard-Board (mit serieller PCAnbindung, siehe auch den Artikel „Taktmeister “ in der technology transfer vom September 2005) ein kleines USB-Evalboard hinzugefügt Dieses Board mit gerade mal 90 x 30mm2 wird in gleichem Umfang von der IDT-Entwicklungssoftware (Windows Anwendung) unterstützt, lediglich die Auswahl der Schnittstelle unterscheidet sich bei der Programmierung. Damit ist es recht griffig in der Anwendung und bietet schnelle Verifikation neuer PLL-Programmierungen.
- Programmierung des 5V9885 - die Unterschiede der Evalboards zeigen sich bei der Wahl der Schnittstelle. Für den USB Clock-Stick ist USB zu wählen.
